{{flagHref}}
Produits
  • Produits
  • Catégories
  • Blog
  • Podcast
  • Application
  • Document
|
/ {{languageFlag}}
Sélectionnez la langue
Stanford Advanced Materials {{item.label}}
Stanford Advanced Materials
Sélectionnez la langue
Stanford Advanced Materials {{item.label}}

CY11155 Plaque de silicium recouverte d'iridium (Ir)

Catalogue No. CY11155
Matériau Iridium, Silicium
Pureté Ir : ≥99.9%
Formulaire Substrat

La plaquette de silicium revêtue d'iridium (Ir) est un substrat de silicium sur lequel est appliquée une fine pellicule d'iridium par dépôt contrôlé. Stanford Advanced Materials (SAM) utilise le dépôt par pulvérisation cathodique et la cartographie de surface SEM pour le contrôle de la qualité, en surveillant avec précision l'épaisseur et l'uniformité du film. Cette méthode minimise les risques d'oxydation et de contamination au cours des processus à haute température. Le cadre technique de SAM garantit que chaque plaquette répond à des spécifications de fabrication strictes pour la recherche sur les semi-conducteurs et le développement de processus.

ENQUÊTE
Ajouter à la comparaison
Description
Spécifications
Avis

FAQ

Quel est l'impact du revêtement d'iridium sur les performances des plaquettes à des températures élevées ?

La couche d'iridium agit comme une barrière contre l'oxydation et la diffusion des métaux, protégeant le substrat de silicium pendant les processus à haute température. Son dépôt contrôlé minimise la contamination, garantissant ainsi que la plaquette conserve son intégrité structurelle pendant les cycles thermiques.

Quelle technique de dépôt est utilisée pour obtenir une couche d'iridium uniforme ?

Le revêtement d'iridium est appliqué au moyen d'une méthode de dépôt par pulvérisation cathodique. Cette technique permet un contrôle précis de l'épaisseur et de l'uniformité du film, ce qui est essentiel pour garantir des propriétés matérielles constantes lors de la fabrication des semi-conducteurs.

L'intégration de plaquettes revêtues d'iridium dans les processus standard de fabrication de semi-conducteurs pose-t-elle des problèmes d'intégration ?

L'intégration nécessite un contrôle minutieux des paramètres de dépôt et des étapes de nettoyage ultérieures. Cependant, le revêtement est conçu pour être compatible avec les processus de fabrication CMOS conventionnels, bien qu'une vérification périodique de l'uniformité du film par MEB soit recommandée.

OBTENIR UN DEVIS

Envoyez-nous une demande dès aujourd'hui pour en savoir plus et recevoir les derniers tarifs. Merci !

* Votre nom
* Votre Email
* Nom du produit
* Votre téléphone
* Pays

France

    Commentaires
    Je souhaite rejoindre la liste de diffusion pour recevoir des mises à jour de Stanford Advanced Materials.
    Joindre les dessins:

    Déposez vos fichiers ici ou

    * Code de vérification
    Types de fichiers acceptés : PDF, png, jpg, jpeg. Vous pouvez télécharger plusieurs fichiers à la fois ; chaque fichier doit avoir une taille inférieure à 2 Mo.
    Laisser un message
    Laisser un message
    * Votre nom:
    * Votre Email:
    * Nom du produit:
    * Votre téléphone:
    * Commentaires: